1、栅氧化层的形成方法
[简介]：本申请提供了一种栅氧化层的形成方法，涉及半导体制造领域。该栅氧化层的形成方法包括通过炉管湿氧化工艺在硅衬底表面形成第一层氧化层；通过快速热氧化工艺在所述第一层氧化层表面形成第二层氧化层，所述第一层氧化层和所述第二层氧化层构成栅氧化层；解决了目前栅氧化层的制作过程容易导致的栅氧化层?硅衬底界面的界面陷阱电荷问题；达到了降低了硅衬底和栅氧化层的界面中的氮含量，保证器件性能的效果。
2、一种功率半导体器件栅氧化层状态监测系统及其使用方法
[简介]：一种功率半导体器件栅氧化层状态监测系统，包括依次连接的电源、恒温箱、测量设备，所述测量设备通过控制器控制，所述恒温箱内置功率器件，所述电源用于施加电场；所述恒温箱用于控制功率器件的偏置温度；所述控制器用于控制电源对功率器件栅氧化层施加电场的时间与强弱；所述测量设备利用常数电流法测量功率器件的阈值电压并传送给控制器存储。本技术还包括一种功率半导体器件栅氧化层状态监测系统的使用方法。本技术可实现在线监测，监测过程不影响功率器件的工作，可直接用于功率器件的栅氧化层状态监测并在此基础上进一步用作功率器件的寿命评估。
3、栅氧化层时变击穿测试方法、可靠性测试方法及测试结构
[简介]：本技术涉及器件可靠性研究领域，提供一种栅氧化层时变击穿测试方法、可靠性测试方法及测试结构。所述栅氧化层时变击穿测试方法包括：将多个氧化层电容的衬底集成为一个共用的测试极并接地，其中所述多个氧化层电容各自的栅氧化层的面积均不相同；在通过同一恒定电压源向各个氧化层电容的栅极同时施加同一恒定电压的条件下，持续测量各个氧化层电容的栅极电流；将氧化层电容的栅极电流发生跳变的时间作为该氧化层电容的栅氧化层击穿时间，直至获得各个氧化层电容的栅氧化层击穿时间。本技术在持续施加恒定电压的情况下一次测试就可以获得多个氧化层电容的栅氧化层击穿时间，在节省测试设备成本的前提下，极大地提高了测试效率。
4、氮掺杂栅氧化层的形成工艺的监控方法
[简介]：本技术提供了一种氮掺杂栅氧化层的形成工艺的监控方法，包括：步骤一、在硅片上形成包含有对准标记的零层图形；步骤二、在形成有零层图形的硅片表面上形成氮掺杂的栅氧化层；步骤三、进行第二次光刻工艺在栅氧化层表面上形成第二层光刻胶图形，第二层光刻胶图形和零层图形的对准标记对准；在第二次光刻工艺的曝光对准过程中同时获得对准指标参数；步骤四、根据对准指标参数在硅片上的面内分布对步骤二中的栅氧化层的形成工艺的参数进行调整。本技术不仅能提高栅氧化层的厚度均一性，还同时能保证栅氧化层后一光刻层次的对准过程无异常并从而能改善套刻精度，提高产品良率。
5、栅氧化层及其配方技术和半导体器件
[简介]：本技术涉及半导体集成电路技术领域，特别涉及栅氧化层及其配方技术和半导体器件。所述栅氧化层的配方技术包括以下步骤：获取半导体衬底，所述半导体衬底上具有浅沟槽隔离结构，所述浅沟槽隔离结构隔离出有源区，酸洗；对半导体衬底进行氢气退火处理；采用热氧化方法于氢气退火处理后的半导体衬底上形成栅氧化层。所述栅氧化层的配方技术，能够改善有源区与浅沟槽隔离结构交界转角处栅氧化层偏薄的问题，有利于形成厚度均匀的栅氧化层，进而改善器件提前打开和高漏电的问题。
6、栅氧化层工艺中的厚度补偿方法
[简介]：本技术提供了一种栅氧化层工艺中的厚度补偿方法，根据每lot批次晶圆上栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性，按比例进行栅氧化层厚度的自动补偿。补偿系数是根据每lot批次栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性按比例获得栅氧化层生长厚度补偿系数K值，进行栅氧化层厚度的自动补偿。通过对栅氧化层生产过程中，在晶圆上本身已经具有不同厚度氧化层的基础上，根据现有的不同厚度的氧化层进行栅氧化层生长厚度自动补偿，使得同一lot批次的晶圆的栅氧化层一致性更高，提高器件的工艺窗口。
7、一种栅氧化层生长方法
[简介]：本技术涉及一种栅氧化层生长方法，以解决现有栅氧化层生长工艺中因氧化炉内管壁上的颗粒以及金属离子导致栅氧化层缺陷甚至失效的技术问题。本技术步骤包括：采用盐酸与氢氟酸的混合溶液、去离子水清洗氧化炉管道；采用化学气相沉积法，在氧化炉管道内管壁进行二氧化硅生长；将带氧化层的氧化炉管道安装在氧化炉上进行高温处理；对硅衬底进行清洗，并在预定时间内放置到高温处理后的氧化炉管道内；硅衬底在氧化炉管道内进行高温氧化，直至硅衬底的表面生长出所需厚度的栅氧化层；硅衬底在氩气氛围下进行退火处理。本技术可有效减少栅氧化层内的杂质及可动离子数。
8、台阶栅氧化层的配方技术和台阶栅氧化层
[简介]：本申请提供了一种台阶栅氧化层的配方技术和台阶栅氧化层，方法包括：在衬底上形成氧化层；在氧化层上形成至少两层介质层，对于至少两层介质层中的任一相邻的两层介质层，上一层介质层的被刻蚀速率大于下一层介质层的被刻蚀速率；在至少两层介质层最上层的介质层上形成硬掩模层；对目标区域的硬掩模层进行去除；通过湿法刻蚀工艺对至少两层介质层进行去除；去除剩余的硬掩模层。本申请通过在衬底上形成氧化层后，在氧化层上方依次形成至少两层介质层，通过湿法刻蚀工艺对至少两层介质层进行去除，从而形成台阶栅氧化层，由于至少两层介质层中任一相邻的两层介质层中上一层介质层的被刻蚀速率大于下一层介质层的被刻蚀速率，因此减少了钻蚀效应。
9、一种SiC功率器件芯片栅氧化层的制造方法及功率器件
[简介]：本技术提供了一种SiC功率器件芯片栅氧化层的制造方法及功率器件，其中SiC功率器件芯片栅氧化层的制造方法通过多次注入可以精确控制引入元素数量，既保证消除缺陷的效果，又不会引入过多的P/B元素导致栅极可靠性下降。多次注入优化元素分布保证了P注入层在热氧化过程中全部消耗。通过热氧化前光刻定义注入区，在SIC表面形成P/B注入区，使P和N元素共同形成界面陷阱，降低界面态，该方法不需要使用NO气氛退火就引入了两种元素，复合降低界面态，提升了栅极可靠性，降低了器件制造成本。
10、栅氧化层测试结构及其制造方法、栅氧化层测试基板
[简介]：本技术提供了一种栅氧化层测试基板、栅氧化层测试结构及其制造方法。通过无掩模的第一离子注入工艺形成阱区，以及无掩模的第二离子注入工艺形成有源区，以减少栅氧化层测试结构的制造过程中掩模板的使用数量，以使本技术的栅氧化层测试结构的制造方法简单化且工艺流程简短化，进而使得使用本技术制造方法制造的栅氧化层测试结构以及栅氧化层测试基板测试周期缩短且成本降低。
11、制备栅氧化层的方法
12、一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的配方技术
13、监控平台栅氧化层完整性可靠性的方法和结构
14、高压栅氧化层制作方法、高压栅氧化层和终端设备
15、提高栅氧化层质量的制备工艺
16、碳化硅绝缘栅场效应晶体管栅氧化层的配方技术
17、一种用于SiC功率器件芯片的栅氧化层制造方法
18、一种栅氧化层等效厚度的精确测试方法
19、一种在碳化硅材料上制造栅氧化层的方法
20、栅氧化层的形成方法、半导体器件及其形成方法
21、一种碳化硅MOS电容栅氧化层的配方技术
22、一种SiC MOSFET栅氧化层退火方法
23、碳化硅MOS栅氧化层退火方法
24、一种SiC MOSFET栅氧化层退火方法
25、栅氧化层的制造方法
26、一种MOSFET栅氧化层电容校准结构
27、MOS器件的栅氧化层结构及工艺方法
28、一种双栅氧化层制造方法
29、一种栅氧化层漏电点的定位方法
30、屏蔽栅-深沟槽MOSFET的屏蔽栅氧化层及其形成方法
31、一种栅氧化层反熔丝PROM存储单元版图结构
32、SiC功率MOSFET器件栅氧化层的配方技术及SiC功率MOSFET器件
33、栅氧化层厚度实时监控方法
34、一种阶梯型厚栅氧化层的制作方法
35、一种栅氧化层的配方技术及MOS功率器件
36、一种栅氧化层的配方技术及MOSFET功率器件
37、一种栅氧化层缺陷的分析方法
38、一种制备SiC MOSFET栅氧化层的方法
39、一种栅氧化层的形成方法
40、一种制备SiC MOSFET栅氧化层的方法
41、一种在线监控栅氧化层完整性的方法
42、栅氧化层的配方技术
43、沟槽型功率器件栅氧化层的配方技术
44、栅氧化层的工艺方法
45、栅氧化层失效分析方法
46、一种栅氧化层完整性的测试结构及测试方法
47、栅氧化层的制造方法
48、用于并行测试系统的栅氧化层完整性的测试结构
49、一种栅氧化层缺陷原貌的失效分析方法
50、在后栅工艺中形成不同厚度的栅氧化层的方法
51、一种EEPROM工艺中的抗辐照栅氧化层的制作方法
52、一种提高栅氧化层质量的方法
53、栅氧化层失效点的定位方法
54、栅氧化层的配方技术
55、双线性掺杂漏异质材料栅氧化层石墨烯隧穿场效应管
56、栅氧化层的制造方法
57、一种提高沟槽型VDMOS器件栅氧化层击穿电压的方法
58、一种提高沟槽型VDMOS器件栅氧化层击穿电压的方法
59、高可靠性的低温栅氧化层生长工艺
60、阶梯栅氧化层有源漂移区结构的N型LDMOS及其制作方法
61、栅氧化层的制造方法
62、一种栅氧化层的配方技术
63、一种测定沟槽型VDMOS器件栅氧化层击穿电压的方法
64、栅氧化层完整性测试结构及测试方法
65、CMOS器件栅氧化层的制造方法
66、改善栅氧化层表面均匀度的方法
67、一种改善闪存存储器外围电路区栅氧化层可靠性的方法
68、一种栅氧化层的配方技术
69、栅氧化层陷阱密度及位置的测试方法及装置
70、半导体器件栅氧化层的形成方法
71、一种监控栅氧化层掺氮量漂移的测试结构及方法
72、CMOS栅氧化层的形成方法
73、栅氧化层的形成方法
74、一种MOS晶体管阵列栅氧化层完整性测试结构
75、栅氧化层界面陷阱密度测试结构及测试方法
76、DDMOS台阶栅氧化层的制造工艺方法
77、用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法
78、一种单一厚度栅氧化层实现多级工作电压的CMOS器件的配方技术
79、制作底部厚栅氧化层沟槽MOS的工艺方法
80、栅氧化层界面陷阱密度测试结构及测试方法
81、一种低电压栅氧化层配方技术
82、栅氧化层形成方法
83、沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
84、一种氮氧化硅栅氧化层制造方法
85、半导体器件栅氧化层完整性的测试结构
86、半导体器件栅氧化层完整性的测试结构
87、半导体器件栅氧化层完整性的测试结构
88、栅氧化层和介质层完整性的测试结构及测试方法
89、提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法
90、一种测量栅氧化层厚度的方法
91、改善栅氧化层整合性参数的方法
92、一种改善栅氧化层TDDB失效的方法
93、MOS晶体管器件栅氧化层完整性测试的方法
94、EEPROM的栅氧化层制造方法及其制造的栅氧化层
95、改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法
96、栅氧化层制作方法
97、对栅氧化层进行失效分析的方法
98、制作栅氧化层和栅极多晶硅层的方法
99、探针卡及栅氧化层介质击穿测试方法
100、检测栅氧化层完整性的方法
101、栅氧化层失效分析方法及所用测试结构
102、栅氧化层及半导体器件的制作方法
103、阶梯式栅氧化层的制造方法及半导体器件
104、一种稳定栅氧化层电学厚度的方法
105、一种栅氧化层的制造方法
106、栅氧化层形成方法
107、高压MOS器件栅氧化层可靠性的测试结构及方法
108、形成厚度均匀的栅氧化层的方法
109、栅氧化层的制造方法
110、一种提高P阱栅氧化层电学厚度测量精确性的测量结构
111、控制栅氧化层厚度的方法及半导体器件的制作方法
112、制作栅氧化层的方法
113、栅氧化层的制作方法及半导体器件的制作方法
114、不同厚度的栅氧化层的制造方法
115、形成不同厚度的栅氧化层的方法
116、一种片上系统器件的厚栅氧化层制造方法
117、用于测试栅氧化层完整性的矩阵型测试结构
118、一种提高P阱栅氧化层电学厚度测量稳定性的测量结构
119、不对称高压MOS器件栅氧化层保护方法及其应用
120、采用非均匀栅氧化层的高压晶体管及其制造方法
121、提高高压栅氧化层均匀性的工艺方法
122、栅氧化层的配方技术
123、栅氧化层之配方技术
124、具有台阶型栅氧化层的射频SOI功率NMOSFET及其制造方法
125、在EEPROM单元内形成低电压栅氧化层和隧道氧化层的方法
126、栅氧化层的制造方法
127、基于晶体管栅氧化层击穿特性的可编程门阵列
128、用于制备具有改善的栅氧化层完整性的单晶硅的方法
129、一种形成集成电路芯片的方法
130、在半导体衬底上制造不同厚度的栅氧化层的方法
131、半导体器件制造用炉及用其形成栅氧化层的方法
以上为本套技术的目录及部分简要介绍,内容都包括具体的生产制作过程，收费260元，购买或咨询更多相关技术内容可联系：微信/电话：13510921263
